免费数字电子钟设计(2)

　　关键字：脉冲计数器分频器报时校时
　　第1章电路设计原理与实验电路
　　数字电子钟由555组成的多谐振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分、校秒。
　　1．1设计任务及要求
　　1、设计一个有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能的电子钟。
　　2、用中小规模集成电路组成电子钟，自行组装、调试。
　　3、画出框图和逻辑电路图。
　　4、功能扩展：
　　(1)整点报时。在59分51秒、53秒、55秒、57秒输出750Hz音频信号，在59分59秒时，输出1000Hz信号，音响持续1秒，在1000Hz音像结束时刻为整点。

　　（2）在计时出现误差时能通过校时电路进行校正。
　　1．2计时器的特点及其应用
　　本数字钟能清晰地显示时、分、秒之间的相互变化，并具有整点报时和手动较时的功能，主要用于一般的生活计时，计时精度高。整个系统集成化程度高，电路结构相对简单，模块化明显，是提高课堂学习效果的一个很好实例。数字钟的制作能将所学的数字电子技术很好地应用于实际制作当中。具有很高教学意义。
　　1.3设计方案
　　如图1.1所示，数字钟电路电路系统由主体电路和扩展电路两大部分组成。其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经分(本文转载自 www.yzbxz.com 一枝笔写作网)频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数计满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器输出经译码器送显示器。计时出现误差时可以用校时电路进行较时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。

　　数字钟的逻辑框图如图1.2所示。它由５５５振荡器、分频器计数器、译码器显示器和校时电路组成。
　　图1.2数字钟逻辑框图
　　1.4单元模块的设计
　　主体电路由功能部件或单元电路组成，设计中采用了模块化的思想，使整个课题的设计在具体的设计过程当中任务明确，思路清晰。具体的模块设计如下。
　　1.4.1振荡器的设计
　　振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。考虑到设计成本，在满足设计要求的前提下，本设计采用了集成定时器５５５与Ｒ、Ｃ组成多谐振荡器。改变电容C2可获得超长时间的低频脉冲,调节电位器RV1可得到任意频率的脉冲(主要用于调试阶段)。振荡频率f0=1KHz，电路参数如图1.3所示。
　　图1.3555振荡器电路
　　1.4.2分频器的设计
　　分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，正点报时用的是1KHZ的高音频信号和500HZ的低音频信号。选用3片中规模集成电路计数器74LS90来完成上述功能。每片为1/10分频，3片级联则可以获得所需要的频率信号，即第一片的Q0端输出频率为100HZ，第二片的Q3端输出10HZ，第三片的Q3端输出为1HZ。
　　1.4.3时分秒计数器的设计
　　分和秒计数器都是模数M=60的计数器，其计数规律为00---01---…58---59---00…选74LS92作十位计数器，74LS90作个位计数器，再将它们级联组成模数M=60的计数器.时计数器是一个“24翻1”的特殊进制计数器，即当数字钟运行到24时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中的计时规律。
　　1.4.4译码电路的设计译码电路由74LS48和八段数码显示器组。74LS90产生的时间脉冲信号经由74LS48译码后翻译二进制代码，输入给八段数码显示器显示相应的时间，本系统中采用共阴极八段数码显示器作为时间的显示。
　　1.4.５较时电路的设计
　　当数字钟接通电源或者计时出现误差时，需要校正时间。对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。通过开关控制，使计数器对1HZ的校时脉冲计数。如图1.4所示为校“时”、校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，它们的控制功能如表1.1所示。校时脉冲采用分频器输出的1HZ脉冲。
　　同时为了缓解开关S1或S2为“0”或“1”时产生的抖动，需在开关处各并接一电容。当数字钟接通电源或者计时出现误差时，需要校正时间。对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。通过开关控制，使计数器对1HZ的校时脉冲计数。
　　1.4．6报时电路的设计
　　每当数字钟计时快要到正点时发出声响，按照4低音1高音的频率发出间断声响，前4低音声响频率为500HZ，后1高音声响频率为1000HZ。并以最后一
　　声高音结束的时刻为正点时刻。本设计中，报时电路采用TTL与非门。报时电路如图1.5所示。4声低音分别发生在59分51秒、53秒、55秒及57秒，最后一声高音发生在59分59秒，声响均持续1秒。如表1.2所示。由表可得式1.1。只有当分十位的Q2M2Q0M2=11，分个位的Q3M1Q0M1=11，秒个位的Q2S2Q0S=11及秒个位的Q0S1=1时，音响电路才能工作。
　　第2章电路板的制作及电路焊接与调试
　　2.1电路板的制作
　　利用protel软件将已仿真成功后的数字钟逻辑框图绘制成原理图和PCB图。制作过程如下。
　　1、原理图的绘制→2、ERC检查→3、生成网络表→4、导入PCB→5、转印PCB图→6、腐蚀铜板→7、钻孔。

　　原理图和PCB图见附录所示。
　　注意事项：制作PCB图时，元器件的封装必须与元器件的实际封装相一致，否则将给后面元器件的安装造成很大的麻烦，甚至会使整个电路板报废；转印PCB图时，两面的导线过孔一定要对整齐；腐蚀铜板时要注意不断搅拌溶液，以免断线。(责任编辑：一枝笔写作事务所)